order_bg

Produkter

Ny original XC18V04VQG44C Spot Stock FPGA feltprogrammerbar Gate Array Logic IC Chip Integrerte kretser

Kort beskrivelse:


Produkt detalj

Produktetiketter

Produktegenskaper

TYPE BESKRIVELSE
Kategori Integrerte kretser (IC)

Hukommelse

Konfigurasjonsproms for FPGA-er

Mfr AMD Xilinx
Serie -
Pakke Brett
Produktstatus Utdatert
Programmerbar type I systemprogrammerbar
Minnestørrelse 4 Mb
Spenning – Forsyning 3V ~ 3,6V
Driftstemperatur 0°C ~ 70°C
Monteringstype Overflatemontert
Pakke / Etui 44-TQFP
Leverandørenhetspakke 44-VQFP (10×10)
Grunnproduktnummer XC18V04

Dokumenter og medier

RESSURSTYPE LINK
Dataark XC18V00-serien
Miljøinformasjon Xiliinx RoHS-sertifisering

Xilinx REACH211-sert

PCN foreldelse/ EOL Flere enheter 01/jun/2015

Multi Device EOL Rev3 9/mai/2016

Slutt på livet 10/JAN/2022

Endring av PCN-delstatus Deler reaktivert 25/apr/2016
HTML-dataark XC18V00-serien

Miljø- og eksportklassifiseringer

EGENSKAP BESKRIVELSE
RoHS-status ROHS3-kompatibel
Moisture Sensitivity Level (MSL) 3 (168 timer)
REACH-status REACH Upåvirket
ECCN 3A991B1B1
HTSUS 8542.32.0071

Tilleggsressurser

EGENSKAP BESKRIVELSE
Standard pakke 160

Xilinx-minne – Konfigurasjonsproms for FPGA-er

Xilinx introduserer XC18V00-serien med programmerbare konfigurerbare PROMer i systemet (Figur 1).Enheter i denne 3,3V-familien inkluderer en 4-megabit, en 2-megabit, en 1-megabit og en 512-kilobit PROM som gir en enkel å bruke, kostnadseffektiv metode for omprogrammering og lagring av Xilinx FPGA-konfigurasjonsbitstrømmer.

Når FPGA er i Master Serial-modus, genererer den en konfigurasjonsklokke som driver PROM.En kort tilgangstid etter at CE og OE er aktivert, er data tilgjengelig på PROM DATA (D0)-pinnen som er koblet til FPGA DIN-pinnen.Nye data er tilgjengelige en kort tilgangstid etter hver stigende klokkekant.FPGA genererer riktig antall klokkepulser for å fullføre konfigurasjonen.Når FPGA er i slaveseriemodus, klokkes PROM og FPGA av en ekstern klokke.

Når FPGA er i Master Select MAP-modus, genererer FPGA en konfigurasjonsklokke som driver PROM.Når FPGA er i Slave Parallel eller Slave Select MAP-modus, genererer en ekstern oscillator konfigurasjonsklokken som driver PROM og FPGA.Etter at CE og OE er aktivert, er data tilgjengelig på PROMs DATA (D0-D7) pinner.Nye data er tilgjengelige en kort tilgangstid etter hver stigende klokkekant.Dataene klokkes inn i FPGA på den følgende stigende kanten av CCLK.En frittgående oscillator kan brukes i modusene Slave Parallel eller Slave Select MAP.

Flere enheter kan kaskades ved å bruke CEO-utgangen til å drive CE-inngangen til følgende enhet.Klokkeinngangene og DATA-utgangene til alle PROM-er i denne kjeden er sammenkoblet.Alle enheter er kompatible og kan kobles sammen med andre medlemmer av familien eller med XC17V00 engangsprogrammerbar seriell PROM-familie.


  • Tidligere:
  • Neste:

  • Skriv din melding her og send den til oss