10AX048H2F34E2SG 100 % ny og original egen lager integrert krets Høyytelses klokkebufferfamilie

Kort beskrivelse:

Arria 10-enhetsfamilien leverer høyere ytelse enn forrige generasjon av mellomtone- og high-end FPGA og tilbyr lavere effektivitet oppnådd gjennom et omfattende sett med strømsparende teknologier.Arria 10-enhetene er ideelle for høyytelses, strømfølsomme, mellomtoneapplikasjoner i forskjellige markeder.

Send e-post til oss Last ned dateark

Produkt detalj

Produktetiketter

Produktegenskaper

EU RoHS	Samsvarlig
ECCN (USA)	3A001.a.7.b
Delstatus	Aktiv
HTS	8542.39.00.01
Automotive	No
PPAP	No
Familienavn	Arria® 10 GX
Prosessteknologi	20nm
Bruker I/O-er	492
Antall registre	727160
Driftsforsyningsspenning (V)	0,9
Logiske elementer	480 000
Antall multiplikatorer	2736 (18x19)
Programminnetype	SRAM
Innebygd minne (Kbit)	28760
Totalt antall blokk-RAM	1438
EMAC-er	3
Enhetslogiske enheter	480 000
Enhet Antall DLL-er/PLL-er	12
Sender/mottaker kanaler	36
Sender/mottakerhastighet (Gbps)	17.4
Dedikert DSP	1368
PCIe	2
Programmerbarhet	Ja
Støtte for omprogrammerbarhet	Ja
Kopibeskyttelse	Ja
Programmerbarhet i systemet	Ja
Fartskarakter	2
Single-Ended I/O-standarder	LVTTL\|LVCMOS
Eksternt minnegrensesnitt	DDR3 SDRAM\|DDR4\|LPDDR3\|RLDRAM II\|RLDRAM III\|QDRII+SRAM
Minimum driftsspenning (V)	0,87
Maksimal driftsforsyningsspenning (V)	0,93
I/O-spenning (V)	1.2\|1.25\|1.35\|1.5\|1.8\|2.5\|3
Minimum driftstemperatur (°C)	0
Maksimal driftstemperatur (°C)	100
Leverandørtemperaturklasse	Forlenget
Handelsnavn	Arria
Montering	Overflatemontert
Pakkehøyde	2.8
Pakkebredde	35
Pakkelengde	35
PCB endret	1152
Standard pakkenavn	BGA
Leverandørpakke	FBGA
Antall pinner	1152
Blyform	Ball

produkt introduksjon

Intel Arria 10-enheter bruker en 20 nm ALM som den grunnleggende byggesteinen i det logiske stoffet.ALM-arkitekturen er den samme som forrige generasjons FPGA-er, noe som muliggjør effektiv implementering av logiske funksjoner og enkel konvertering av IP mellom enhetsgenerasjonene.ALM bruker en 8-inngangs frakturerbar oppslagstabell (LUT) med fire dedikerte registre for å bidra til å forbedre timing lukking i registerrike design og oppnå en enda høyere designpakkeevne enn den tradisjonelle to-register per LUT-arkitektur