Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/integrert krets

Spesifikasjoner

XC7K480T-2FFG1156I FPGA-oversikt
Generell beskrivelse
Xilinx® 7-seriens FPGA-er omfatter fire FPGA-familier som dekker hele spekteret av systemkrav, alt fra lavpris, liten formfaktor, kostnadssensitive applikasjoner med høyt volum til ultra-high-end tilkoblingsbåndbredde, logikkkapasitet og signalbehandlingsevne for de mest krevende høyytelsesapplikasjonene.FPGA-ene i 7-serien inkluderer:
• Spartan®-7-familien: Optimalisert for lave kostnader, lavest effekt og høy I/O-ytelse.Tilgjengelig i rimelig, svært liten formfaktoremballasje for minste PCB-fotavtrykk.
• Artix®-7-familien: Optimalisert for lavstrømsapplikasjoner som krever serielle transceivere og høy DSP og logisk gjennomstrømning.Gir den laveste totale stykkkostnaden for høykapasitets, kostnadssensitive applikasjoner.
• Kintex®-7 Family: Optimalisert for best prisytelse med en 2X forbedring sammenlignet med forrige generasjon, noe som muliggjør en ny klasse FPGAer.
• Virtex®-7 Family: Optimalisert for høyeste systemytelse og kapasitet med en 2X forbedring i systemytelse.Enheter med høyest kapasitet aktivert av stacked silicon interconnect (SSI) teknologi.
Bygget på en state-of-the-art, høy ytelse, lav-effekt (HPL), 28 nm, high-k metal gate (HKMG) prosessteknologi, muliggjør 7-seriens FPGAer en enestående økning i systemytelse med 2,9 Tb/ s med I/O-båndbredde, 2 millioner logisk cellekapasitet og 5,3 TMAC/s DSP, mens de bruker 50 % mindre strøm enn tidligere generasjons enheter for å tilby et fullt programmerbart alternativ til ASSPer og ASICer.
Egenskaper
• Avansert høyytelses FPGA-logikk basert på ekte 6-input lookup table (LUT) teknologi konfigurerbar som distribuert minne.
• 36 Kb dual-port blokk RAM med innebygd FIFO-logikk for databuffring på brikken.
• Høyytelses SelectIO™-teknologi med støtte for DDR3-grensesnitt opptil 1 866 Mb/s.
• Høyhastighets seriell tilkobling med innebygde multi-gigabit-sendere/mottakere fra 600 Mb/s til maksimale hastigheter på 6,6 Gb/s opp til 28,05 Gb/s, og tilbyr en spesiell lavstrømmodus, optimert for chip-til-chip-grensesnitt .
• Et brukerkonfigurerbart analogt grensesnitt (XADC), som inkluderer doble 12-bits 1MSPS analog-til-digital-omformere med termiske og forsyningssensorer på brikken.
• DSP-skiver med 25 x 18 multiplikator, 48-bits akkumulator og pre-adder for høyytelsesfiltrering, inkludert optimert symmetrisk koeffisientfiltrering.
• Kraftige klokkestyringsfliser (CMT), som kombinerer faselåst sløyfe (PLL) og blandet modus klokkestyring (MMCM) blokker for høy presisjon og lav jitter.
• Integrert blokk for PCI Express® (PCIe), for opptil x8 Gen3 endepunkt- og rotportdesign.
• Bredt utvalg av konfigurasjonsalternativer, inkludert støtte for vareminne, 256-bits AES-kryptering med HMAC/SHA-256-autentisering og innebygd SEU-deteksjon og -korrigering.
• Rimelig, wire-bond, lokkløs flip-chip og høy signalintegritet flipchip-emballasje som tilbyr enkel migrering mellom familiemedlemmer i samme pakke.Alle pakker tilgjengelig i Pb-fri og utvalgte pakker i Pb-alternativ.
• Designet for høy ytelse og lavest effekt med 28 nm, HKMG, HPL prosess, 1,0V kjernespenningsprosessteknologi og 0,9V kjernespenningsalternativ for enda lavere effekt.
Xilinx FPGAs (Field Programmable Gate Array)-serien XC7K480T-2FFG1156I er FPGA, Kintex-7, MMCM, PLL, 400 I/O-er, 710 MHz, 477760 celler, 970 mV til 1,03 V, og FCBGA-15 alternativer, se substitutter med datablad, lager, priser fra autoriserte distributører på FPGAkey.com, og du kan også søke etter andre FPGA-produkter.
Egenskaper
Avansert høyytelses FPGA-logikk basert på ekte 6-input lookup table (LUT) teknologi som kan konfigureres som distribuert minne.
36 Kb dual-port blokk RAM med innebygd FIFO-logikk for databuffring på brikken.
Høyytelses SelectIO-teknologi med støtte for DDR3-grensesnitt opptil 1 866 Mb/s.
Høyhastighets seriell tilkobling med innebygde multi-gigabit-sendere/mottakere fra 600 Mb/s til maksimale hastigheter på 6,6 Gb/s opp til 28,05 Gb/s, og tilbyr en spesiell lavstrømsmodus, optimalisert for chip-to-chip-grensesnitt.
Et brukerkonfigurerbart analogt grensesnitt (XADC), som inkluderer doble 12-bits 1MSPS analog-til-digital-omformere med termiske og forsyningssensorer på brikken.
DSP-skiver med 25 x 18 multiplikator, 48-biters akkumulator og pre-adder for høyytelsesfiltrering, inkludert optimert symmetrisk koeffisientfiltrering.
Kraftige klokkestyringsfliser (CMT), som kombinerer faselåst sløyfe (PLL) og blandet modus klokkestyring (MMCM) blokker for høy presisjon og lav jitter.
Integrert blokk for PCI Express (PCIe), for opptil x8 Gen3 Endpoint og Root Port-design.
Bredt utvalg av konfigurasjonsalternativer, inkludert støtte for vareminne, 256-bit AES-kryptering med HMAC/SHA-256-autentisering og innebygd SEU-deteksjon og korreksjon.
Rimelig, wire-bond, lokkløs flip-chip og høy signalintegritet flipchip-emballasje som tilbyr enkel migrering mellom familiemedlemmer i samme pakke.Alle pakker tilgjengelig i Pb-fri og utvalgte pakker i Pb-alternativ.
Designet for høy ytelse og lavest effekt med 28 nm, HKMG, HPL prosess, 1,0V kjernespenningsprosessteknologi og 0,9V kjernespenningsalternativ for enda lavere effekt.