(Elektroniske komponenter) 5V927PGGI8

Produktegenskaper

Dokumenter og medier

Miljø- og eksportklassifiseringer

Tilleggsressurser

produkt detaljer
24-BIT DIGITAL SIGNAL PROSESSOR

Motorola DSP56307, et medlem av DSP56300-familien av programmerbare digitale signalprosessorer (DSP), støtter trådløse infrastrukturapplikasjoner med generelle filtreringsoperasjoner.Den forbedrede filterkoprosessoren (EFCOP) på brikken behandler filteralgoritmer parallelt med kjernedrift, og øker dermed den generelle DSP-ytelsen og effektiviteten.I likhet med de andre familiemedlemmene bruker DSP56307 en høyytelsesmotor med én klokke-syklus-per-instruksjon (kodekompatibel med Motorolas populære DSP56000-kjernefamilie), en fatskifter, 24-bits adressering, en instruksjonsbuffer og en direkte minnetilgangskontroller, som i figur 1. DSP56307 tilbyr ytelse med 100 millioner instruksjoner (MIPS) per sekund ved bruk av en intern 100 MHz klokke med 2,5 volt kjerne og uavhengig 3,3 volt inngangs-/utgangseffekt.

Oversikt
Ved å bruke andre generasjons ASMBL (Advanced Silicon Modular Block) kolonnebasert arkitektur, inneholder XC5VLX330T-3FFG1738I fem distinkte plattformer (underfamilier), det største valget som tilbys av enhver FPGA-familie.Hver plattform inneholder forskjellige funksjoner for å møte behovene til et bredt utvalg av avanserte logiske design.I tillegg til det mest avanserte, høyytelses logiske stoffet, inneholder XC5VLX330T-3FFG1738I FPGA-er mange hard-IP systemnivåblokker, inkludert kraftige 36-Kbit blokk RAM/FIFOer, andre generasjons 25 x 18 DSP-skiver, Select IO-teknologi med innebygd- i digitalt kontrollert impedans, Chip Sync kildesynkrone grensesnittblokker, systemmonitorfunksjonalitet,

EGENSKAPER
Høyytelses DSP56300-kjerne
● 100 millioner instruksjoner per sekund (MIPS) med en 100 MHz klokke ved 2,5 V kjerne og 3,3 VI/O
● Objektkode kompatibel med DSP56000-kjernen
● Svært parallelle instruksjonssett
● Dataaritmetisk logikkenhet (ALU)
- Fullt pipelinet 24 x 24-bits parallell multiplikator-akkumulator
- 56-bits parallellløpsskifter (rask skift og normalisering; generering av bitstrøm og parsing)
- Betinget ALU-instruks
- 24-biters eller 16-biters aritmetiske støtte under programvarekontroll
● Programkontrollenhet (PCU)
- Støtte for posisjonsuavhengig kode (PIC).
- Adresseringsmoduser optimalisert for DSP-applikasjoner (inkludert umiddelbare forskyvninger)
- Instruksjonsbufferkontroller på brikken
- On-chip minne-utvidbar maskinvarestabel
- Nestede maskinvare DO-løkker
- Rask automatisk retur avbrytes
● Direkte minnetilgang (DMA)
- Seks DMA-kanaler som støtter interne og eksterne tilganger
- En-, to- og tredimensjonale overføringer (inkludert sirkulær buffering)
- Slutt-på-blokk-overføring avbryter
- Utløsning fra avbruddslinjer og alt periferiutstyr
● Phase-locked loop (PLL)
- Tillater endring av lav effektdelingsfaktor (DF) uten tap av lås
- Utgangsklokke med eliminering av skjevheter
● Støtte for maskinvarefeilsøking
- On-Chip Emulation (On CE) modul
- Joint test action group (JTAG) testtilgangsport (TAP)
- Adressesporingsmodus gjenspeiler interne program-RAM-tilganger på den eksterne porten